PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-263466

(43)Date of publication of application: 11.10.1996

(51)Int.CI.

G06F 15/78

(21)Application number: 07-270006

(71)Applicant: ADVANCED MICRO DEVICDS INC

(22)Date of filing:

18.10.1995

(72)Inventor: BUXTON CLARK L

CRAYCRAFT DONALD G

HAWKINS KEITH G

BAUM GARY

(30)Priority

Priority number: 94 325661

Priority date: 19.10.1994


Priority country: US

(54) INTEGRATED PROCESSOR, INTEGRATED COMPUTER SYSTEM AND COMPUTER SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To manufacture an integrated processor using a circuit for coping with the data concentration, vision concentration and voice concentration requests of a personal information device on a single monolithic circuit.

SOLUTION: This integrated processor 10 is provided with a CPU core 14, a memory controller 16 and various peripheral devices and becomes almighty and high performance. Since a clock controller 26 provided with plural phase locked loops for generating the clock signals of different frequencies is provided and various sub systems are appropriately clocked, the power consumption of the processor 10 is small. Clock signals supplied to the various sub systems by the clock controller 26 are drawn from one crystal oscillator input signal. A power management device 24 is incorporated inside the processor, controls the frequency and/or application of the clock signals to the various sub systems and controls the other power management



functions. Since certain external pins are selectively multiplexed corresponding to the desired functionality of the processor 10, the pin number of the processor 10 is minimized.

LEGAL STATUS

[Date of request for examination]

17.09.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

庁内整理番号

(11)特許出願公開番号

特開平8-263466

(43)公開日 平成8年(1996)10月11日

(51) Int.Cl.⁶

酸別記号

FΙ

技術表示箇所

G06F 15/78

510

G06F 15/78

510G

審査請求 未請求 請求項の数20 OL (全 14 頁)

(21)出願番号

特顯平7-270006

(22)出願日

平成7年(1995)10月18日

(31)優先権主張番号 08/325661

(32)優先日

1994年10月19日

(33)優先権主張国

米国 (US)

(71)出廣人 591016172

アドバンスト・マイクロ・ディバイシズ・

インコーポレイテッド

ADVANCED MICRO DEVI

CES INCORPORATED

アメリカ合衆国、94088-3453 カリフォ

ルニア州、サニィペイル、ピィ・オゥ・ボ

ックス・3453、ワン・エイ・エム・ディ・

プレイス (番地なし)

(72)発明者 クラーク・エル・パクストン

アメリカ合衆国、78749 テキサス州、オ

ースティン、リードピル・ドライブ、3604

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 集積プロセッサ、集積コンピュータシステムおよびコンピュータシステム

(57)【要約】

【課題】 パーソナル情報デバイスのデータ集中視覚集 中および音声集中要求に対処する回路を用いる集積プロ セッサを単一のモノリシック回路上に製造する。

【解決手段】 集積プロセッサ10はCPUコア14、 メモリコントローラ16および種々の周辺装置を含んで 万能かつ高性能となる。周波数の異なるクロック信号を 発生するための複数のフェイズロックドループを含むク ロック制御装置26を設けて種々のサブシステムを適切 にクロックするためプロセッサの電力消費は小さい。ク ロック制御装置が種々のサブシステムに与えるクロック 信号は1つの水晶発振器入力信号から引出される。電力 管理装置24がプロセッサ内に組み入れられ、種々のサ ブシステムへのクロック信号の周波数および/または適 用を制御しかつその他の電力管理機能を制御する。プロ セッサのピン数はプロセッサの所望の機能性に応じてあ る外部ピンを選択的に多重化するので最小となる。



【特許請求の範囲】

【請求項1】 集積プロセッサであって、単一のモノリ シック半導体基板上に、CPUコアと、メモリコントロ ーラと、DMAコントローラと、プログラマブルタイマ と、割込コントローラと、ビデオコントローラと、並列 ポートと、直列ポートとを含み、これらはすべてバス構 造を介して相互接続される、集積プロセッサ。

【請求項2】 前記バス構造はCPUローカルバスと、 周辺相互接続バスと、これらの間に接続されるバスイン ッサ。

【請求項3】 単一のクロック周波数を受取るようにさ れ、前記CPUコア、前記パスインタフェース装置、前 記DMAコントローラ、前記プログラマブルタイマ、前 記直列ポートおよび前記ビデオコントローラを異なる周 波数でクロックすることができるクロック制御装置をさ らに含む、請求項2に記載の集積コンピュータシステ

【請求項4】 前記集積プロセッサに関連する活性状態 および非活性状態を検出するようにされ、前記クロック 20 制御装置による選択されたクロック信号の発生を制御す るためのイネーブル信号を伝送することができる電力管 理装置をさらに含む、請求項3に記載の集積コンピュー タシステム。

【請求項5】 前記電力管理装置はさらに、前記周辺バ スでの転送を示す信号をモニタし、その転送に応答して 前記クロック制御装置にサイクルタイプ信号を伝送する ようにされ、前記サイクルタイプ信号は、高速クロック または低速クロックのいずれかを前記CPUコアに接続 するためのダイナミッククロックスイッチング回路に結 30 項11に記載のコンピュータシステム。 合される、請求項4に記載の集積コンピュータシステ

【請求項6】 前記電力管理装置は、

前記クロック制御装置に結合された電力管理状態マシン を含み、前記電力管理状態マシンは前記クロック制御装 置が前記CPUコア、前記バスインタフェース装置、前 記DMAコントローラ、前記プログラマブルタイマ、前 記直列ボートおよび前記ビデオコントローラへそれぞれ のクロック信号を与える間完全な動作状態を含み、

、電力管理状態マシンに接続され、予め定められた時間の 40 ム。 経過に応答して電力が減じられた状態への遷移を引き起 こすことができる少なくとも1つのカウンタをさらに含 む、請求項4に記載の集積コンピュータシステム。

【請求項7】 前記CPUローカルバスおよび前記IS Aバスでの活性状態を検出するための前記電力管理状態 マシンに結合されるシステムモニタをさらに含み、前記 電力管理状態マシンは前記活性状態の検出に応答して前 記電力が減じられた状態から前記完全な動作状態へとス イッチする、請求項6に記載の集積コンピュータシステ ۵.

【請求項8】 前記直列ポートはUARTを含む、請求 項3 に記載の集積コンピュータシステム。

【請求項9】 前記ビデオコントローラはLCDコント ローラを含む、請求項3に記載の集積コンピュータシス テム。

【請求項10】 前記周辺バスに接続されるリアルタイ ムクロックおよびPCMCIAコントローラをさらに含 む、請求項2に記載の集積コンピュータシステム。

【請求項11】 単一のモノリシック半導体基板上に集 タフェース装置とを含む、請求項1に記載の集積プロセ 10 積されるCPUコア、電力管理装置および少なくとも2 つのフェイズロックドループ回路を含むコンピュータシ ステムであって、前記フェイズロックドループ回路は前 記電力管理装置による制御が可能であり、使用中に予め 定められた電力管理アルゴリズムに従って複数のクロッ ク信号を提供する、コンピュータシステム。

> 【請求項12】 前記複数のクロック信号のうち1つを 受取るための、前記単一のモノリシック半導体基板上に 集積されたビデオコントローラをさらに含む、請求項1 1 に記載のコンピュータシステム。

【請求項13】 前記ビデオコントローラはさらにCG Aコントローラを含む、請求項12に記載のコンピュー タシステム。

【請求項14】 前記複数のクロック信号のうち1つを 受取るための、前記単一のモノリシック半導体基板上に 集積されたプログラマブルタイマをさらに含む、請求項 11に記載のコンピュータシステム。

【請求項15】 前記複数のクロック信号のうち1つを 受取るための、前記単一のモノリシック半導体基板上に 集積されたキーボードコントローラをさらに含む、請求

【請求項16】 前記複数のクロック信号のうち1つを 受取るための、前記単一のモノリシック半導体基板上に 集積された汎用非同期送受信器をさらに含む、請求項1 1に記載のコンピュータシステム。

【請求項17】 前記単一のモノリシック半導体基板上 で、周辺相互接続バスに相互接続される、DMAコント ローラ、割込コントローラ、PCMCIAインタフェー ス、並列ポート、直列ポート、およびバスコントローラ をさらに含む、請求項11に記載のコンピュータシステ

【請求項18】 単一のモノリシック半導体基板上に、 CPUローカルバスと、バスインタフェース装置を通し て前記CPUローカルバスに結合される周辺バスと、前 記CPUローカルバスに接続されるCPUコアおよびメ モリコントローラと、前記周辺バスに接続されるDMA コントローラと、係属中または現在のDMA動作を示す 信号に従って前記DMAコントローラにクロック信号を 選択的に与えることのできるクロック制御装置とを含 む、集積プロセッサ。

50 【請求項19】 前記クロック信号はDMA要求信号の

アサーションに応答して前記DMAコントローラに与え られる、請求項18に記載の集積コンピュータシステ

【請求項20】 前記クロック信号はDMAアドレスイ ネーブル信号のアサーションに応答して前記DMAコン トローラに与えられる、請求項19に記載の集積コンピ ュータシステム。

【発明の詳細な説明】

[0001]

【発明の分野】本発明はコンピュータシステムに関し、 より特定的には、集積プロセッサシステムのさまざまな 回路をプログラム可能な別々の周波数で適切にクロック するクロック制御装置を有する、単一のモノリシック回 路上に実現される集積プロセッサシステムに関する。

[0002]

【関連技術の説明】製造業者たちは、ますます多くの回 路を単一のモノリシック半導体基板または「チップ」の 上に設けることができることを立証している。本明細書 中ではパーソナル情報デバイス(「PID」)と称され るボータブルデータ処理システムの出現により、単一の 20 チップ上にさらに多くの回路を設ける必要に迫られてい る。本明細書中で規定するものとしては、PIDは、ボ ケットパーソナルコンピュータ (PC)、ディジタル補 助装置(テストユニット、メータなど)、「スマート」 電話、および電子カレンダー、オーガナイザ、ブックレ ット等のCPUを基本としたいかなるポータブルシステ ムも含む。

【0003】現代のPIDは典型的に、機能的にはデー タ集中、視覚集中および/または音声集中を必要とす る。たとえば、ポケットパーソナルコンピュータは、デ ータ集中機能を含む拡張データ計算を行なうことが要求 されるかもしれない。 さらに、ポケットパーソナルコン ビュータはまた、たとえば、視覚集中機能が必要である 詳細かつオブジェクト配向であるディスプレイが要求さ れるかもしれない。他方スマート電話には音声集中機能 が必要であり、必ずしも視覚および/またはデータ集中 機能は要求されないだろう。したがって、PIDアプリ ケーションという広範囲にわたる使用が意図される集積 プロセッサシステムは、これら3つのタイプの機能性す べてを提供するために必要なサブシステムを含まねばな 40 らない。

【0004】上記の技術的特徴に加え、PIDのための 集積プロセッサはまた、外形の小さなパッケージ内で低 電力で動作せねばならず、低コストで利用できることが 好ましい。不運にも、たとえば集積プロセッサのピンカ ウントを減ずることによりコストを削減しようとする と、集積プロセッサの何らかの望ましいサブシステムを 排除する必要があるかもしれず、したがって機能性およ び/または性能を制限することになる。何らかのサブシ ステムを組入れたり、またはさまざまな異なる水晶発振 50 ダイレクトメモリアクセス (DMA) コントローラ、割

器回路を用いてさまざまなサブシステムをクロックする 必要が生じると、電力消費に関しても同様に逆効果がも たらされるかもしれない。万能性、小型、低電力消費、

かつ低コストを維持する一方で適切な性能を獲得する。 PIDのための集積プロセッサは概して入手不能であ

【0005】したがって、データ集中、視覚集中および

/または音声集中PIDアプリケーションに適用可能 な、高性能かつ万能性のある集積プロセッサが望まし 10 い。このような集積プロセッサはさらに、小型、低電力 消費、および低コストという特徴を有するべきものであ

[0006]

【発明の概要】上記の問題は概ね、本発明に従う高度に 集積された低電力の集積プロセッサにより解決される。 この集積プロセッサは単一のモノリシック回路上に製造 され、今日のPIDのデータ集中、視覚集中、および音 声集中要求を受け入れる回路を用いる。重要なことは、 との集積プロセッサはCPUコア、メモリコントロー ラ、およびさまざまな周辺装置を含んで万能性および高 性能という機能を達成することである。周波数の異なる クロック信号を発生して集積プロセッサのさまざまなサ ブシステムを適切にクロックするための複数のフェイズ ロックドループを含むクロック制御装置を設けることに より、集積プロセッサの電力消費は低減する。クロック 制御装置によりさまざまなサブシステムに与えられるク ロック信号は、単一の水晶発振器入力信号から引出され る。必要な外部水晶発振器回路は1つだけであるため、 電力消費は実質的に減じられる。電力管理装置がさらに 集積プロセッサ内に組込まれ、さまざまなサブシステム へのクロック信号の周波数および/または適用を制御 し、また電力管理に関連するその他の機能を制御する。 集積プロセッサのピンカウントは最終的に、集積プロセ ッサの望ましい機能性次第で選択的にいくつかの外部ピ ンの多重化を行なうことにより、最小になる。あるユー ザ定義モードでは、外部ピンはCGA LCDコントロ ーラといった内部ビデオコントローラに割り当てられ る。別のモードでは、外部ピンは集積プロセッサのCP Uローカルバスの選択されたラインへの外部インタフェ ースを設けるように割り当てられる。さらに別のモード では、外部ピンは集積プロセッサのISA型バスといっ た周辺バスの選択されたラインへの外部インタフェース を設けるように割り当てられる。集積プロセッサの全ビ ンカウントを最小にする一方で、集積プロセッサの万能 性がこのようにして有利にも達成される。

【0007】1つの実施例において、集積プロセッサシ ステムはCPUローカルバスに接続されるCPUコアと メモリコントローラとを含む。集積プロセッサはさら に、バスインタフェース装置、プログラマブルタイマ、

込コントローラ、リアルタイムクロック、ビデオコント ローラ、並列/直列ポートおよびPCMCIAコントロ ·-ラを含む、周辺相互接続バスに結合される選択された 周辺装置の組を含む。CPUコア、バスインタフェース 装置、DMAコントローラ、プログラマブルタイマ、直 列ポートおよびビデオコントローラは各々、集積プロセ ッサ内で実現されるクロック制御装置が発生する異なる クロック信号によりクロックされる。クロック制御装置 は上記のサブシステムを駆動する、周波数の異なるクロ ック信号を発生する。クロック制御装置は単一の水晶発 10 振器の入力から動作する。クロック制御装置内で単一の 水晶発振器入力を受取るように結合されるのは、1つま たはそれ以上の周波数逓倍器および分周器を含む周波数 シンセサイザである。好ましい実施例に従えば、各周波 **数逓倍器はフェイズロックドループ回路を含む。クロッ** ク制御装置は、単一の入力周波数から、CPUローカル バスおよび周辺相互接続バスに接続されるさまざまなな 回路を動作するのに必要な、複数の異なるクロック周波 数を合成する。

【0008】複数のフェイズロックドルーブ回路は、電 20 力管理装置(PMU)で述べる予め定められた電力管理アルゴリズムに従って制御される。電力管理装置はシステムの活性状態を示す信号を受取るように結合される。非活性状態の間またはソフトウェアにより選択可能なユーザの定義によるときには、PMUはある電力管理状態から別の状態へと変化する。一般的に電力管理状態が変化すると、結果として電力管理装置からクロック制御装置に与えられるさまざまなイネーブル信号のアサーションに変化が生じる。イネーブル信号は選択的に、クロック制御装置内のフェイズロックドループ回路の能動化お 30 よび電力節約のための選択されたクロック信号のゲーティングを制御する。

【0009】本発明のその他の目的および利点は、添付の図面を参照し以下の詳細な説明を読むことにより明らかになるであろう。

【0010】本発明はさまざまな修正形および代替形が適用される可能性があるが、その特定的な実施例が例示として図面に示され、以下に詳細に説明される。しかしながら、図面および詳細な説明は本発明を開示された特定的な形式に制限することを意図するものではなく、反 40対に前掲の特許請求の範囲に規定される本発明の精神および範囲内での修正形、等価物および代替形を包含することを意図するものである。

[0011]

【発明の説明】図面を参照して、図1は単一のモノリシック半導体基板上に製造されるさまざまなサブシステムを含む集積プロセッサ10のブロック図である。この実施例では、集積プロセッサ10はCPUローカルバス12を介してメモリコントローラ16に結合されるCPUコア14を含む。CPUコア14は、予め定められた命

令セットを実現し、本明細書中で規定するものとしては、とりわけALU、制御/タイミング装置およびさまざまなレジスタという基本的な特徴を有するいかなる中央処理装置コアも含むデータ処理装置である。例示のCPUコアは、アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド(Advanced Micro Devices Inc.)により製造されるAm386SXLVマイクロプロセッサのコアを含む。CPUコア14は、集積プロセッサ10のその他のサブシステムと同様、好ましくは、相補形金属酸化物半導体(CMOS)技術に従って処理される。

【0012】メモリコントローラ16は、システムメモリ18とCPUローカルバス12との間のデータの転送を調整し、相対アドレス、指標アドレスおよび/またはベージアドレス技術を利用し得る。1つの実施例では、メモリコントローラ16はランダムアクセスメモリ(DRAMまたはSRAM)または読出専用メモリ(ROM)のいずれかをサポートするように構成される。メモリコントローラ16は好ましくはCPUコア14と同期的に動作してCPUローカルバス12を介したシステムメモリへのおよびシステムメモリからの最大転送帯域幅を確保し、ベージレジスタを備えたEMS互換メモリマッピングシステムを採用し得る。

【0013】集積プロセッサ10はまた、CPUローカルバス12と周辺相互接続バス20との間に結合されたバスインタフェース装置22を含む。バスインタフェース装置22はCPUローカルバス12と周辺相互接続バス20との間のデータおよびアドレス信号の転送を制御するためのインタフェースとして設けられる。バスインタフェース装置22の適切なさまざまな構成は周知のとおりである。

【0014】好ましい実施例では、周辺相互接続バス20は、ISA(産業標準アーキテクチャ)型のバスとして製造される。しかしながら、周辺相互接続バス20は、その代わりとして、たとえばEISA(拡張産業標準アーキテクチャ)バス構成またはPCI(周辺コンポーネントインタフェース)バス構成を含むさまざまなその他のバス構成に従って実現可能であることが理解される。

【0015】いくつかのAT互換周辺装置がさらに集積プロセッサ10内に組入れられる。特定的には、DMAコントローラ28、タイマ30、並列/直列ポート32、ビデオコントローラ34、割込コントローラ40、リアルタイムクロック(RTC)41、およびPCMCIAコントローラ42が例示として周辺相互接続バス20に結合される。とれら周辺装置の各々は、別個の形式として周知であり、したがって、簡潔化かつ明確化のため、各々の説明はこの明細書中では以下のとおり簡単に行なう。

コア14を含む。CPUコア14は、予め定められた命 50 【0016】DMAコントローラ28が設けられて、集

費プロセッサ10の外部に結合され得るたとえば大量記 憶装置(すなわちディスクドライブ、CD-ROM装置 等) といったさまざまな I / O 周辺装置とシステムメモ リ18との間のデータ転送を独立して制御する。1つの 実現化例においては、DMAコントローラ28は、アド パンスト・マイクロ・ディバイシズ・インコーポレイテ ッド製造の1対のカスケード結合タイプAm8237A DMAコントローラと機能的に互換性がある。

【0017】タイマ30が提供されて、ワンショット機 ング機能を制御する。1実施例では、タイマ30は機能 的に、アドバンスト・マイクロ・ディバイシズ・インコ ーポレイテッドにより製造される8253タイプのプロ グラマブルインタバルタイマと互換性がある。

【0018】並列/直列ポート32は、並列ポートおよ び直列ボート両方を含む。1 実施例では、並列ボートは 機能的にPS/2並列ポートと互換性があり、直列ポー トは機能的にタイプ16450のUARTと互換性があ る。

【0019】ビデオコントローラ34が与えられて、液 20 晶ディスプレイ(LCD)といった外部接続されるディ スプレイ装置を制御する。好ましい実施例では、ビデオ コントローラ34はCGA互換LCDコントローラとし て構成される。

【0020】割込コントローラ40が提供されて、さま ざまな割込ソースが発生する割込信号を中心部でソート し、優先順位をつけ、制御する。1実施例では、割込コ ントローラ40は、アドバンスト・マイクロ・ディバイ シズ・インコーポレイテッドにより製造される1対のカ スケード結合タイプ8259割込コントローラと機能的 30 に互換性がある。

【0021】リアルタイムクロック41が設けられて時 刻といった計時機能を維持し、146818Aタイプ互 換RTCを用いて実現され得る。最後に、PCMCIA コントローラ42が設けられて外部接続されるPCMC IA互換拡張カードに対処する。

【0022】上記のAT互換周辺装置に加え、図1は最 後に、集積プロセッサ10内の電力管理装置(PMU) 24およびクロック制御装置26を示す。図2との関連 は、集積プロセッサ10に関連するさまざまなサブシス テムをクロックするための複数の異なるクロック信号を 発生するように構成される。より特定的には、動作の 間、クロック制御装置26は、CPUコア14をクロッ クするためのCPUクロック、パスインタフェース装置 22をクロックするための周辺バスクロック信号、並列 /直列ポート32の直列ポートをクロックするためのU ARTクロック信号、ビデオコントローラ34をクロッ クするためのCGAクロック信号、タイマ30をクロッ クするためのタイマクロック信号、外部接続されるキー 50 定マルチバイブレータを用いて実現可能である。1つの

ボード(図示せず)をクロックするためのキーボードク ロック信号、およびDMAコントローラ28をクロック するためのDMAクロック信号を発生する。クロック制 御装置26は、外部水晶発振器回路(図示せず)から集 積プロセッサ10に与えられ得る、「CLOCK I N」と明示される単一のクロック基準信号からとれらの クロック信号を引出す。すべてのサブシステムに必要な クロック信号を発生するためには外部水晶発振器ソース が1つだけ要求されるため、(複数の水晶発振器回路が 能およびプログラマブルレート機能といった汎用タイミ 10 用いられる場合と比較して)全体としての電力消費は実 質的に低減されるだろう。

> 【0023】包括的には、電力管理装置24は、集積ブ ロセッサ10を採用するシステムが消費する全体の電力 を管理するために与えられる。1実施例では、電力管理 装置24はさまざまなシステムの活性状態をモニタし、 それに応答して、クロック制御装置26によるさまざま なクロック信号の発生および適用を制御する1組のイネ ーブル信号および「CYCLE TYPE」と示された 制御信号を発生する。クロック制御装置26に関する詳 細および電力管理装置24の実施例は、以下図2-4と の関連で説明する。

> 【0024】図2を参照すれば、クロック制御装置26 のブロック図が示される。クロック制御装置26は、所 与の周波数のクロック基準信号(すなわちCLOCK IN)を受取り、その信号に応答して周波数の異なる複 数のクロック信号を発生し集積プロセッサ10のさまざ まなサブシステムをクロックするようにされた周波数シ ンセサイザを含む。周波数シンセサイザは、1つまたは それ以上の周波数逓倍器、1つまたはそれ以上の分周器 または周波数逓倍器と分周器との組合せを含む。好まし い実施例では、各周波数逓倍器はフェイズロックドルー

【0025】したがって、図2では第1、第2および第 3のフェイズロックドループ回路92、94および96 を示す。第1のフェイズロックドループ92に関連する 周波数乗算ファクタは、第2のフェイズロックドループ 94および第3のフェイズロックドループ96に関連す る乗算ファクタと異なる可能性がある。たとえば、1つ の実施例では、第1のフェイズロックドループ92の乗 で以下に詳細に説明するように、クロック制御装置26 40 算ファクタは45であり、たとえばおよそ32KHzの 入力クロック周波数は乗算されて1. 474MHzの出 力が第1のフェイズロックドループ92から発生され る。第2のフェイズロックドループ94は、たとえば2 5の乗算ファクタで構成されて1.474MHzの入力 周波数を36.864MHzに増大する。

> 【0026】図2に示され以下で説明されるその他の分 周器と同様、第1の分周器98は1つまたはそれ以上の 計数装置を採用するディジタル回路である。分周器は、 たとえば直列接続されるフリップフロップといった双安

実施例では、第1の分周器98は14という除数と関連 付けられ、したがって36.864MHzという周波数 を有する第1の分周器98への入力信号は結果としてお よそ2.63MHzという出力信号として発生されると とになる。

【0027】第1の分周器98からの2.63MHzの 出力信号の周波数は、プログラム可能な乗算ファクタの 組に従い第3のフェイズロックドループ96により乗算 可能である。したがって、プログラマブルスピードクロ クドループ96の出力は、さまざまなプログラム可能な クロック周波数でセットできる。第3のフェイズロック ドループ96のソフトウェアのプログラムの可能性は、 周辺相互接続バス20に結合された構成レジスタ100 を通して得ることができる。1つの実現化の例では、第 3のフェイズロックドループ96はプログラムされて4 OMHz、50MHz、66MHz、または80MHz のいずれかの周波数のプログラマブルスピードクロック (PSCLK) を発生し得る。

【0028】第3のフェイズロックドループ回路96の 20 出力に結合されるのは、ダイナミッククロックスイッチ ング回路102である。スイッチング回路102はま た、第2のフェイズロックドループ回路94からの出力 信号(LS CLK)を受取るように結合される。電力 管理装置24から受取るCYCLE TYPE信号次第 で(図1参照)、スイッチング回路102はPS CL K信号またはLS CLK信号のいずれかをCPUクロ ックスイッチ104におよび第2の分周器106に結合 する。以下さらに詳細に説明するように、CPU TY PE信号は、CPUローカルバス12の現在のバスサイ クルが、ローカルバス12上に存在する装置にまたは周 辺相互接続バス20上に存在する装置に導かれているの かどうかを示す。

【0029】CPUクロックスイッチ104は、電力管 理装置24からのイネーブル信号CPU CLK EN ABLEに応答して、スイッチング回路102からの出 力信号PS/LS CLKを選択的にゲーティングする ことができる電子スイッチである。CPUクロックスイ ッチ104が能動化されると、PS/CLK信号はCP Uクロック信号CPU CLKとして与えられる。もし (CPU CLK) ENABLE信号がデアサートされ ると、CPUクロック信号はゲートオフされる。以下で さらに説明するように、CPUクロック信号は電力を節 約するためにある電力管理状態の間はゲートオフされて もよい。

【0030】第2の分周器106が設けられて、バスイ ンタフェース装置22(図1)をクロックする周辺パス クロック信号P. BUS CLKを発生する。周辺バス クロック信号は、バスインタフェース装置22により周 辺相互接続バス20で実行されるサイクルのタイミング 50 第3の分周器114は、たとえば低速クロックを36.

を制御する。1つの実施例では、第2の分周器106は 除数2と関連する。なお、周辺バスクロック信号により クロックされ、周辺相互接続バス20を駆動する、バス インタフェース装置22内の制御回路は、周辺相互接続 バス20上に存在するスレーブを含むサイクルの間のみ 活性状態である。したがって、CPU TYPE信号に より制御されるスイッチング回路102にしたがって、 周辺相互接続バス20でパスインタフェース装置22が 実行するマスタサイクルは、LS CLK信号の周波数 ック(PS CLK)と表記される第3のフェイズロッ 10 の2分の1である信号でクロックされる。さらに、その ような電力節約のためのサイクルの間は、CPU CL K信号の周波数は同様にスケールダウンされる(すなわ

> ち、LS CLK信号の周波数に下げられる)。 【0031】図2はさらに、電力管理装置24からの対 応するイネーブル信号に応答して、第1、第2 および第 3のフェイズロックドループ92-96を選択的に能動 化するためのフェイズロックループイネーブルラインの 組を図示する。特定的には、ライン140が提供されて イネーブル信号を受取り第1のフェイズロックドループ 92および第2のフェイズロックドループ94を能動化 し、第2のライン141が提供されてイネーブル信号を 受取り第3のフェイズロックドループ96を能動化す る。CLOCK IN信号を受取るライン143と第2 のフェイズロックドループ94との間に結合されている のは、第1のフェイズロックドループ92の能動化の 後、第2のフェイズロックドループ94の能動化におい て遅延をもたらすための第1の遅延回路108である。 フェイズロックドループ回路92および94のタイミン グを適切に行なって動作させるために、遅延108は低 30 速イネーブル信号LS PLL ENABLEにより第 1のフェイズロックドループ92と同時に活性化され る。低速イネーブル信号はまたゲート110の1つの入 力に送られて第2のフェイズロックドループ回路94を 遅延し活性化する。第3のフェイズロックドループ回路 96の活性化は、第2のフェイズロックドループ回路9 4が能動化された後ある期間第2の遅延回路112によ り同じ態様で遅延される(すなわちライン141での対 応するイネーブル信号がまたアサートされた場合)。と のようにして、PMU24から送られる2つのイネーブ 40 ル信号が用いられて、LS PLLおよびHS PLL ENABLE信号に従って、第1、第2および第3の フェイズロックドループ回路92-96を能動化する。 【0032】フェイズロックドループ94が能動化され ると、たとえば36.864MHzの低速クロックLS CLKが、第3の分周器114、第4の分周器11 6、第5の分周器118、第6の分周器120および第 7の分周器122と表記されるさまざまな並列接続され た分周器に与えられる。各分周器はその他の分周器と異 なる除算ファクタを有することが可能であり、たとえば

864MHzからおよそ9.2MHzに低減してキーボ ードクロック信号を発生するために4で除算される。第 4の分周器116がまた4で除算されて9.2MHzの DMAコントローラクロック信号を発生する分周器であ ることが可能であり、一方第5の分周器118がたとえ は31という除数と関連して1.189MHzのタイマ クロック信号を発生することが可能である。第6の分周 器120は、たとえば20で除算する除算ファクタを有 してたとえば1.84MHzのUARTクロック信号を 発生することができる。第4の分周器116からのDM 10 Aクロック出力および第3の分周器114からのキーボ ードクロック出力は、それぞれDMAクロックスイッチ 124およびキーボードクロックスイッチ126により 選択的に能動化また不能化が可能である。キーボードク ロックイネーブル (KEYBD CLK ENABL E) およびDMAクロックイネーブル(DMA CLK ENABLE)がまた電力管理装置24から与えられ て、さまざまな電力管理状態の問それぞれのクロックを 選択的にゲーティングする。

11

【0033】 ライン141でイネーブル信号をデアサー 20 トすることにより、第3のフェイズロックドループ96 をターンオフして、CPUクロックおよび周辺パスクロ ックを完全に非活性化することができる。第1および第 2のフェイズロックドループ92、94がライン140 でのイネーブル信号のデアサートの際に非活性化され て、結果としてCPUおよび周辺バスクロックのターン オフのみならず、クロック制御装置26が発生するその 他すべてのクロックのターンオフをもたらすことができ る。したがって、ライン140でのイネーブル信号のデ アサートは、1つの実施例に従えば、キーボードクロッ ク(KEYBD CLK)、DMAクロック(DMA CLK) 、タイマクロック (TIMER CLK) 、U ARTクロック (UART CLK)、およびビデオク ロック(VIDEO CLK)をターンオフすることが できる。

【0034】第3のイネーブルライン142はANDゲ ート130に結合された形で示される。ゲート130か らの出力は、ビデオイネーブル信号(VID PLL ENABLE) を介して第4のフェイズロックドループ 回路128を能動化する。第4のフェイズロックドルー 40 プ回路128は、ビデオイネーブル信号のアサーション の際に、第7の分周器122の出力から結果として発生 するクロック周波数を増大する。低速クロック周波数を 例示として36.864と仮定すれば、第7の分周器1 22からの周波数は2.048MHzである。1つの実 現化例では、第4のフェイズロックドループ回路128 は、例示の2.048MHzをたとえば14という乗算 ファクタで乗算して28.67MHzの信号を発生す る。例示の28.67MHzという出力周波数は次に、

器132により除算されて、14.746MH2のビデ オクロック信号を発生することができる。なお、第4の フェイズロックドループ128の能動化は第2のフェイ ズロックドループ94の能動化と同じ態様で第1の回路 108により遅延される。

12

【0035】次に図3を参照すれば、電力管理装置24 の1つの実現化例のブロック図がさらに詳細に示され る。電力管理装置24が周辺相互接続バス20およびク ロック制御装置26に接続されて示される。前述のとお り、電力管理装置24はさまざまなシステムの活性状態 をモニタし、それに応答して、クロック制御装置26が 合成するさまざまなクロック信号の発生および適用を制 御するイネーブル信号およびCYCLE TYPE制御 信号を発生する。以下の説明および添付の図面は、電力 管理装置24の1つの特定的な構成に関する詳細な説明 を含むが、その代わりとして、集積プロセッサ10がさ まざまなその他の特定的な電力管理アルゴリズムに従い 動作する電力管理装置を採用することが可能であること が理解される。

【0036】電力管理装置24は、さまざまな予め定め られたシステムのイベントが発生するかしないか次第 で、複数の電力管理状態の間で遷移するように構成され る電力管理状態マシン356を含む。図4は、電力管理 状態マシン356に関連する状態を示す状態推移図であ る。クロック制御装置26に与えられるさまざまなイネ ーブル信号のアサーションは、電力管理装置356の特 定的な状態次第である。特定的な詳細な説明を以下に続 ける。

【0037】電力管理装置24は、予め定められたシス テムのイベントを示す選択された信号(「SYS. M ONITOR SIGS. 」と示される)をモニタする ためのシステムモニタ374を含む。そういったイベン トの例は、何らかのアドレスへのI/Oデコード、DM A要求、割込、および状態信号における変化である。図 3および4は、1つの実施例に従って、5つの状態遷移 カウンタ362-370および6つの電力管理状態48 0-490を含む。5つのカウンタは、全速カウンタ3 62、低速カウンタ364、ドーズカウンタ366、ス リープカウンタ368およびサスペンドカウンタ370 として示され、6つの電力管理状態は、全速480、低 速482、ドーズ484、スリープ486、サスペンド 488およびオフ490として示される。以下さらに詳 細に説明するように、各電力管理状態は、予め定められ た態様で(ユーザまたはシステムの設計者によりプログ ラム可能である)、クロック制御装置26に与えられる イネーブル信号を駆動する。各カウンタは、対応する電 力管理状態に関連するタイムアウト期間を制御する。所 与のタイムアウト期間が終了すると電力管理状態マシン は低電力管理状態に遷移する。たとえば、全速カウンタ たとえば2で除算する除算ファクタを有する第8の分周 50 362のタイムアウトが終了すると、全速状態480か

ら低速状態482への遷移が生じ、低速カウンタ364 のタイムアウトが終了すると低速状態482からドーズ 状態484へと遷移し、以降同様である。なお、システ ムモニタ374により検出される何らかの予め定められ たシステムのイベントが発生すると、各カウンタはリセ ットされ、そのような検出が電力管理状態マシン356 を全速状態480に遷移させる。さらに、全速カウンタ 362に関連するタイムアウト期間は、低速カウンタ3 64のタイムアウト期間よりも短く、低速カウンタ36 のタイムアウト期間よりも短く、以降も同様である。好 ましい実施例では、各カウンタに関連するタイムアウト 期間は、デコーダ360を介してプログラムされ得る。 さらにマスクレジスタ372をセットしてシステムモニ タ374による選択されたシステムの活性状態の検出を マスクできる。付け加えて、電力管理状態マシン356 の状態は、電力管理状態レジスタ358のソフトウェア 制御を介して直接変化させることができる。

【0038】したがって、システムが非活性状態である が発生しないことにより決定する)、電力管理状態マシ ン356は低電力管理状態へとシーケンシャルに遷移す る。システムイベントの発生がモニタされると、状態マ シン356は全速モード480に戻る。所望される電力 管理状態の数次第で、5つよりも多くのまたは5つより も少ないカウンタを電力管理装置24内に採用すること ができる。図3および4は単に例として5つのカウンタ および6つの電力管理状態を示すものである。

【0039】システムモニタ374はさらに、パスの 「詮索」またはモニタ技術を利用して現在のサイクルが 30 周辺相互接続バス20上にある周辺装置へのアクセスに 対応するかどうかを判断するように構成される。システ米

* ムモニタ374がそのようなサイクルを検出すると、C YCLE TYPE信号が駆動され、スイッチング回路 (図2)がLS CLK信号を選択する。CPUローカ ルバス12に限定されるサイクルの間、スイッチング回 路102はPS CLK信号を選択する。

【0040】電力管理装置24のシステムモニタは最終 的に、DMAコントローラ28(図1)に関連するDM A REQおよびAENをモニタし、もしDMA RE Q(DMA要求)信号またはAEN(アドレスイネーブ 4に関連するタイムアウト期間はドーズカウンタ366 10 ル) 信号のいずれかがアサートされた場合に、選択的に DMA クロックイネーブル信号 (DMA CLK EN ABLE)をアサートするように構成される。当業者 は、これらの信号は係属中のまたは現在のDMA動作を 示すものであることを理解するであろう。図1-3に示 ·すように、DMA CLK ENABLE信号はDMA コントローラ28へのDMA CLK信号の適用を制御 して、もしDMA動作が係属中でなくまたは発生してい るのでなければ、DMA CLK信号が電力管理状態マ シン356の現在の状態にかかわらずDMAコントロー 間(システムモニタ374が検出するシステムイベント 20 ラ28からゲーティングされるだろう。電力はこのよう にして節約される。

> 【0041】以下の表 [は、1つの実施例に従う、各動 作状態の間の電力管理状態マシン356によるさまざま なクロック信号の制御を示す。表Ⅰは、上記のさまざま な電力管理状態で規定されるイネーブル信号の、さまざ まなクロック信号に対する効果を示す。したがって、以 下のように、さまざまな電力管理状態の間、あるクロッ ク信号の発生はプログラム可能であることが注目され

[0042] 【表1】

	HS/LS	LS	OSCIV	DMA	KYBD	TIMER/UART
伏整	CPU CLR	CPU CLK	CLK	CLX	CLX	CLK
全連	オン	オン	オン	オン	オン	オン
低速	オン	オン	オン	オン	オン	オン
ドーズ	オフ	オフ	オン/オフ	オフ	オン/オフ	オン/オフ
スリープ	オフ	オフ	オン/オフ	オフ	オフ	オンノオフ
サスペンド	オフ	オフ	オン/オフ	オフ	オフ	オン/オフ
オフ	オフ	オフ	オン/オフ	オフ	オフ	オン/オフ

【0043】上の表に示すように、図4の全速状態48 0の間、すべてのフェイズロックドループが能動化され る。スイッチング回路102による高速クロック(PS CLK) へのダイナミックスイッチングは、メモリ、 ローカルバスおよびCPUコアのアイドルサイクルの間 可能である。このことによりCPUコア14は最適性能 のための最大周波数で実行できる。その他すべてのバス にスイッチされる。このことにより低速のISAサイク ル (すなわち周辺バスサイクル) の実行およびそれに対 応してCPUクロックを減速して電力を低減することが もたらされる。

【0044】低速状態では、CPUクロック、DMAク ロックおよび内部システムクロック(周辺バスクロッ ク)は、プログラム可能な低減された速度で動作する。 サイクルはスイッチング回路102により低速クロック 50 なお、CPUクロック信号、周辺パスクロック信号、お よびDMAクロック信号の周波数は、スイッチ104、 124 および第2の分周器106内の選択的に制御可能 な分周器回路により低減され得る。低速状態の間の可能 な最高のCPUクロック速度は、例示として9.2MH zである。高速クロック (PS CLK) へのダイナミ ックスイッチングは許可されない。任意的に、第3のフ ェイズロックドループ回路96をさらなる電力節約のた めにとのモードで閉じることができる。

【0045】ドーズ状態の間、CPUクロック(低速お よび高速)は、DMAクロックおよび周辺バスクロック とともに停止される。ビデオ、キーボード、およびタイ マクロックはデフォルトにより能動化されるが、ターン オフがプログラム可能であるだろう。これらのクロック の動作を可能とすることにより、ビデオコントローラ3 4に結合されたLCDディスプレイは、リフレッシュを 続けることが可能であり、タイマおよびキーボード割込 を発生することが可能である。スリープ、サスペンドお よびオフ状態は、CPUクロック、周辺バスクロック、 DMAクロック、およびキーボードクロックが各々オフ およびUARTクロックのオンまたはオフはプログラム され得る。

【0046】なお、電力管理装置24のさまざまな状態 の間、集積プロセッサ10の外部の電力-制御ピンは適 切に駆動され、そのため集積プロセッサ10に接続され る外部装置への電力は除去されるだろう。この制御はま たプログラム可能であろう。

【0047】さらに、クロック制御装置26が発生する さまざまなクロック信号の制御は、さまざまな代替の電 力管理アルゴリズムに従って達成し得る。たとえば、集 積プロセッサ10は、同時係属中の、同一人に譲渡され る、1995年1月30日に出願された、オブライエン (O' Brien) らによる、特願平7-12262の、 「コンピュータシステムのための電力管理ユニットおよ

びコンピュータシステム内の電力を管理するための方法 (Power Management System for an IntegratedProcess or)」と題される特許出願において述べられた電力管 理アルゴリズムに従って動作する電力管理装置を採用し 得る。この出願の全体をこの明細書中に引用により援用 する。

【0048】次に図5を参照すれば、ユーザ定義外部バ ス構成オプションに対応する、集積プロセッサ10内の 内部回路の一部が示される。特定的には、集積プロセッ サ10が用いられる特定的なPID環境次第で、ユーザ は任意的にビデオコントローラモード(または「CGA モード」)、ローカルパスモード、または ISA (周辺 バス)バスモードを選択できる。図5の回路は、3つの 入力ポートおよび1つの出力ポートを有するマルチプレ クサ550を含む。1つの入力ポートはビデオコントロ ーラ34からの選択されたラインの組552に接続さ

16

れ、別の入力ポートは選択された周辺相互接続パスライ ン554の組に接続され、さらに別の入力ポートは選択 されたCPUローカルパス出力ライン556の組に接続 される。マルチプレクサ550は、集積プロセッサ10 の外部ピンに結合される、ライン552、554または 556のいずれかのうち1つの組を選択する。このよう にしてマルチプレクサ550は外部バス構成オプション をサポートし、ビデオコントローラ34、周辺相互接続 バス20、またはローカルバス12に関連する選択され 10 た信号は集積プロセッサ10の外部ピンに結合され得 る。外部ローカルバス周辺装置、外部ISAバス周辺装 置、または外部CGA LCDディスプレイ(ビデオR AMを備える)をこのようにして、特定的なアプリケー ションの要求次第で、任意的にサポートすることができ

【0049】マルチプレクサ550はライン560でラ ッチ566から与えられる制御信号により制御される。 ラッチ566は、システムリセット信号の立上がりエッ ジで、ラインの組562および564での論理レベルを とされるという点において同様である。ビデオクロック 20 ラッチする。入力ライン562および564の論理レベ ルは、それぞれの電源および接地電位に結合される外部 受動ブルアップまたはブルダウン抵抗器により決定され る。ととに示す1つの例では、ブルアップ抵抗器568 およびプルダウン抵抗器570は、入力ライン562お よび564に結合される。このようにしてプルアップ抵 抗器568を用いてライン562を受動的に引上げ、一 方プルダウン抵抗器を用いてライン562を受動的に引 き下げる。ブルアップ抵抗器568を入力ライン562 に接続する代わりに、異なる外部ピンモードを選択する ために、ユーザが入力ライン562でプルダウン抵抗器 (点線で示される)を接続しおよび/またはブルアップ 抵抗器(点線で示される)を入力ライン564で接続す ることができる。各入力ラインで選択的にブルアップま たはプルダウン抵抗器を接続することにより、システム の設計者は、マルチプレクサ550が選択する特定的な ラインの組552、554または556を任意的に制御 して集積プロセッサ10の対応する外部ピンの機能性を 制御することができる。なお、システムリセットに続い て、ラッチ566のライン562および564に接続す 40 るピンを採用して、直列ポート信号RTSおよびDTR といったその他の信号に対処し得る。このような状況で は、ライン562および564はビデオコントローラ3 4のRTSおよびDTR入力に並列に結合される。この ようにして集積プロセッサ10の外部ピンを二重の目的 で採用することにより、コストおよびサイズの低減がさ **らにもたらされる。**

> 【0050】以下の表は、マルチプレクサ550を介し て集積プロセッサ10の外部ピンに選択的に与えること ができる例示の信号の組を表わす。

50 [0051]

18

【表2】

表Ⅱ

ビデオコントローラ	ローカルバスオプション	展辺バス
オブション	オブション	オプション
(CGA信号)	(386ローカルバス信号)	(18A信号)
,		
PIRQI	PIRQI	IRQ6
PIRQO	PIRQI	1 R Q 3
DSMD7	ADS#	0 W S #
DSMD6	D/C #	DRQ0
DSMD5	M/IO#	. DRQ3
DSMD4	W/R #	DRQ7
DSMD3	BHE#	IRQ9
DSMD 2	BLE#	IRQ11
DSMD1	LRDY#	DRQ6
DSMD0	LDEV#	RESERVED
DSMA14	A 2 3	L A 2 3
DSMA13	A 2 2	L A 2 2
DSMA12	BLE # LRDY # LDEV # A 2 3 A 2 2 A 2 1 A 2 0	LA21
DSMAI1	A 2 0	LA20
DSMA10	A 1 9	LA19
DSMA9	A 1 8	LA 1 8
DSMA8	A 1 7	LA 1 7
DSMA7	A 1 6	DACK 0 #
DSMA 6	A 1 5	DACK3#
DSMA5	Λ14	DACK7#
DSMA4	A 1 3	DACK6# PULLUP
DSMA 8	AI3 CPUCLK CPURST .	PULLUP
DSMA2	CPURST .	RESERVED
DSMA1	NA#	IRQ7
DSMA 0	387RESET	PULLUP
DSWE #	387ERR#	PULLUP
DSOE#	CPURDY#	LMEGP
DSCE#	DACK1#	DACK1#
LCDDO	DRQ1	DRQ1
LUDDI	DACK5#	DACK 5 #
LCDD 2	DRQ5	DRQ5
LCDD3	1 OCHCHK#	TOCHCHK#
M CP1	IRQ4	IRQ4
	PREQ	IRQ5
CP2	BUSY#	IRQ10
FRM	IRQ12	IRQ12
LVEE#	IRQ15	IRQID
LVDD#	RESERVED	BALE

【0052】なお、1つの実現化例では、内部ISAバ ス(周辺バス20)のさらなる予め定められたラインの グループは、永久的に集積プロセッサ10の専用外部ビ ンに結合され、マルチプレクサ550を介して選択され る特定的なモードにかかわらず16ビットの外部 ISA 転送をサポートする。とのような実現においては、IS 40 ックチップの上で実現される、CPUコア、メモリコン Aバスのラインの組554(上記の表で規定される) は、任意的にマルチプレクサ550を介して外部に結合 されてさらに広範囲のISAの機能性をサポートするこ

【0053】上記の開示を十分に理解すれば数多くの変 形および修正形が当業者には明らかになるであろう。た とえば、DMAコントローラ28、タイマ30、ビデオ コントローラ34、並列/直列ポート32、リアルタイ ムクロック41およびPCMCIAコントローラ42を ることが理解される。前掲の特許請求の範囲は、このよ うな変形および修正形すべてを包含するものとして解釈 されるべきものである。

【図面の簡単な説明】

【図1】本発明の1つの実施例に従って単一のモノリシ トローラ、さまざまな周辺装置、クロック制御装置およ び関連する電力管理装置を含む集積プロセッサシステム のブロック図である。

【図2】本発明の1つの実施例に従う、クロック制御装 置およびそれに関連する入力/出力信号のブロック図で ある。

【図3】本発明の1つの実施例に従う、電力管理装置 (PMU) およびそれに関連する入力/出力信号のブロ ック図である。

代替的にCPUローカルバス12に接続することができ 50 【図4】電力管理装置のさまざまな電力管理状態を示す

状態図である。


【図5】ユーザ定義ピンオプションにより、集積プロセッサのいくつかの外部ピンの機能性を選択的に制御する、集積プロセッサシステム内に採用されるマルチプレクサ回路の図である。

【符号の説明】


*12 CPUローカルパス


- 14 CPUコア
- 20 周辺相互接続バス
- 24 電力管理装置
- 26 クロック制御装置


【図1】



【図2】







フロントページの続き

(72)発明者 ドナルド・ジー・クレイクラフト アメリカ合衆国、78746 テキサス州、オ ースティン、グリーン・クリフス・ロー ド、4101 (72)発明者 キース・ジー・ホーキンス アメリカ合衆国、78620 テキサス州、ド リッピング・スプリングス、シェトラン ド、1008

(72)発明者 ゲリー・ボーム アメリカ合衆国、78746 テキサス州、オ ースティン、エーリッチ・ロード、19

ļ

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成14年12月20日(2002.12.20)

【公開番号】特開平8-263466

【公開日】平成8年10月11日(1996.10.11)

【年通号数】公開特許公報8-2635

【出願番号】特願平7-270006

【国際特許分類第7版】

G06F 15/78 510

[FI]

G06F 15/78 510 G

【手続補正書】

【提出日】平成14年9月17日(2002.9.1 7)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 集積プロセッサであって、単一の半導体基板上に、CPUコアと、DMAコントローラと、プログラマブルタイマと、ビデオコントローラと、直列ボートと、クロック制御装置と、電力管理装置とを含み、これらはすべてバス構造を介して相互接続され、

前記バス構造は、CPUローカルバスと、周辺相互接続 バスと、これらの間に接続されるバスインタフェース装 置とを含み、

前記電力管理装置は、前記電力管理装置が前記バス構造 をモニタしている間は全速状態で動作するようにされ、 サイクルタイプ信号を駆動して現在のサイクルが周辺相 互接続バスアクセスに対応する時を示し、

前記クロック制御装置は、前記サイクルタイプ信号を受け、周波数の異なるCPUクロック、バスインタフェース装置クロック、DMAコントローラクロック、プログラマブルタイマクロック、直列ボートクロック、およびビデオコントローラクロックを与えるようにされ、前記クロック制御装置は、前記サイクルタイプ信号に応答して、前記CPUクロックを、周辺相互接続バスサイクルの間は低速クロックにスイッチし、ローカルバスサイクルの間は高速クロックにスイッチし、前記DMAコントローラクロック、前記ブログラマブルタイマクロック、前記直列ボートクロック、および前記ビデオコントローラクロック周波数は前記サイクルタイプ信号に影響されない、集積プロセッサ。

【請求項2】 前記電力管理装置は、前記電力管理装置 を高速状態から低速状態に第1の予め定められた期間の 経過時に遷移させる第1のカウンタを含み、 前記クロック制御装置は、前記低速状態に応答して、前記CPUクロック、前記DMAコントローラクロックおよび前記バスインタフェース装置クロックの周波数を減じる、請求項1に記載の集積プロセッサ。

【請求項3】 前記電力管理装置は、予め定められた複数のシステムイベントのうち1つが検出されると前記第1のカウンタをリセットする、請求項2に記載の集積プロセッサ。

【請求項4】 前記電力管理装置は、予め定められた複数のシステムイベントのうち1つが検出されると前記低速状態から前記高速状態に遷移する、請求項2に記載の集積プロセッサ。

【請求項5】 前記低速状態の間に前記クロック制御装置が減じる前記CPUクロック、前記DMAコントローラクロックおよび前記パスインタフェース装置クロックの周波数はプログラム可能である、請求項2に記載の集積プロセッサ。

【請求項6】 前記予め定められた期間はプログラム可能である、請求項2 に記載の集積プロセッサ。

【請求項7】 前記電力管理装置はさらに、前記電力管理装置を前記低速状態からドーズ状態に第2の予め定められた期間の経過時に遷移させる第2のカウンタを含み。

前記クロック制御装置は、前記ドーズ状態に応答して、 前記CPUクロック、前記DMAコントローラクロック および前記バスインタフェース装置クロックを遮断す る、請求項2に記載の集積プロセッサ。

【請求項8】 前記電力管理装置は、予め定められた複数のシステムイベントのうち1つが検出されると前記第1および第2のカウンタをリセットする、請求項7に記載の集積プロセッサ。

【請求項9】 前記電力管理装置は、予め定められた複数のシステムイベントのうち1つが検出されると前記高速状態に遷移する、請求項7に記載の集積プロセッサ。

【請求項10】 前記電力管理装置はさらに、前記予め 定められた複数のシステムイベントのうち選択されたシ ステムイベントをプログラム可能にマスクするためのマスクレジスタを含む、請求項4 に記載の集積プロセッサ。

7

【請求項11】 前記第1 および第2 の予め定められた期間はプログラム可能であり、前記第2 の予め定められた期間は前記第1 の予め定められた期間より長い、請求項7 に記載の集積プロセッサ。

【請求項12】 前記電力管理装置はさらに、前記電力管理装置をソフトウェア制御により前記高速状態、前記低速状態および前記ドーズ状態間で変化させる電力管理状態レジスタを含む、請求項7に記載の集積プロセッサ。

【請求項13】 前記電力管理装置はさらに、前記電力 管理装置を前記ドーズ状態からスリープ状態に第3の予 め定められた期間の経過時に遷移させる第3のカウンタ を含み、

前記クロック制御装置は、前記スリープ状態に応答して、前記CPUクロック、前記DMAコントローラクロック、前記がスインタフェース装置クロックおよび前記ピデオコントローラクロックを遮断する、請求項7に記載の集積プロセッサ。

【請求項14】 前記全速、低速、ドーズおよびスリープ状態に応答して、外部電力制御ピンが駆動されて前記 集積プロセッサに接続された外部装置に対し電力の供給 または除去を行なう、請求項13に記載の集積プロセッサ。

【請求項15】 集積プロセッサであって、CPUコアと、DMAコントローラと、クロック制御装置と、電力管理装置とを含み、これらはすべてバス構造を介して相互接続され、

前記バス構造は、CPUローカルバスと、周辺相互接続 バスと、これらの間に接続されるバスインタフェース装 置とを含み、

前記電力管理装置は、前記電力管理装置が前記バス構造をモニタしている間は全速状態で動作するようにされ、 サイクルタイプ信号を駆動して現在のサイクルが周辺相 互接続バスアクセスに対応する時を示し、

前記クロック制御装置は、前記サイクルタイプ信号を受け、周波数の異なるCPUクロック、バスインタフェース装置クロックおよびDMAコントローラクロックを与えるようにされ、前記クロック制御装置は、前記サイクルタイプ信号に応答して、前記CPUクロックを、周辺

相互接続バスサイクルの間は低速クロックにスイッチし、ローカルバスサイクルの間は高速クロックにスイッチし、前記DMAコントローラクロックは前記サイクルタイプ信号に影響されない、集積プロセッサ。

【請求項16】 集積プロセッサであって、CPUコアと、DMAコントローラと、ビデオコントローラと、クロック制御装置と、電力管理装置とを含み、これらはすべてバス構造を介して相互接続され、

前記バス構造は、CPUローカルバスと、周辺相互接続 バスと、これらの間に接続されるバスインタフェース装 置とを含み、

前記電力管理装置は、

前記電力管理装置を高速状態から低速状態に第1の予め 定められた期間の経過時に遷移させる第1のカウンタ と

前記電力管理装置を前記低速状態からドーズ状態に第2 の予め定められた期間の経過時に遷移させる第2のカウンタと。

前記電力管理装置を前記ドーズ状態からスリープ状態に 第3の予め定められた期間の経過時に遷移させる第3の カウンタとを含み。

前記クロック制御装置は、周波数の異なるCPUクロック、バスインタフェース装置クロックおよびDMAコントローラクロックを与えるように構成され、前記クロック制御装置はビデオコントローラクロックを与えるようにも構成され、

前記クロック制御装置は、前記低速状態に応答して、前 記CPUクロック、前記DMAコントローラクロックお よび前記パスインタフェース装置クロックの周波数を減 じ、

前記クロック制御装置は、前記ドーズ状態に応答して、前記CPUクロック、前記DMAコントローラクロック および前記バスインタフェース装置クロックを遮断し、前記クロック制御装置は、前記スリープ状態に応答して、前記CPUクロック、前記DMAコントローラクロックおよび前記バスインタフェース装置クロックを阻止し、前記ビデオコントローラクロックを遮断する、集積プロセッサ。

【請求項17】 前記電力管理装置は、予め定められた 複数のシステムイベントのうち1つが検出されると前記 第1および第2のカウンタをリセットし前記高速状態に 遷移する、請求項16に記載の集積プロセッサ。